

# 基于 VHDL 的 16 位 CPU 的设计与实现探究

王玉见, 朱宝松, 刘渝妍, 何 俊, 钱开国  
(昆明学院 信息技术学院, 云南 昆明 650214)

**摘要:** 基于现代技术 EDA, 在 Quartus II9.0 的环境下利用 VHDL 语言设计并实现了一个基于 Cyclone II 系列芯片的 FPGA 16 位模型机. 采用 RISC 指令系统设计常用的操作指令, 能直接或间接地执行关于 CPU 的各项操作. 仿真测试结果表明, 所设计的 CPU 结构简单, 且基本的算术和逻辑运算、数据传送、转移指令、移位运算、停机类指令等功能均能实现, 同时可根据需要对指令格式和指令系统进行个性化定义.

**关键词:** CPU 模型; 指令系统; VHDL 语言; Quartus

**中图分类号:** TP311 **文献标识码:** A **文章编号:** 1674 - 5639 (2019) 03 - 0099 - 05

**DOI:** 10.14091/j.cnki.kmxyxb.2019.03.021

## Design and Implementation of 16-Bit CPU Based on VHDL

WANG Yujian, ZHU Baosong, LIU Yuyan, HE Jun, QIAN Kaiguo  
(Information Technology College, Kunming University, Kunming, Yunnan, China 650214)

**Abstract:** Based on modern technology EDA, a 16-bit model FPGA based on cyclone II chip is achieved in the environment of Quartus II 9.0 using VHDL language. The frequent operational order designed by adopting RISC can directly or indirectly run the operations of CPU order. The results of the simulation tests show that the CPU structure designed is simple but the basic operation, logic operation, data transmission, transfer instructions, shift operations, downtime instructions and other functions can be actualized. As the same time, according to the demand, the instruction format and instruction system can be defined individually.

**Key words:** CPU model; instruct system; VHDL language; Quartus

近年来,随着电子设计自动化技术的不断发展,且嵌入式 CPU 设计采用现场可编程 (FPGA) 技术,从而克服了传统技术瓶颈,使产品的研发周期大为缩短,性能大幅提高,并降低了研发成本,因此非常适合在实验室中使用<sup>[1]</sup>. 此外,由于硬件描述语言 (VHDL) 的完善,以及其综合工具功能和性能的不断改进和提高,使用 VHDL 则可以设计计算机中许多重要的元器件甚至是整个 CPU,于是形成了所谓的单片系统: SOC 和 SOPC<sup>[2]</sup>. 基于此,本文通过探讨计算机专业学生的计算机系统能力培养“计算机组成原理课程实训”内容之一,即以计算机基本组成和工作原理为基础,利用 EDA 中的 VHDL 技术在 Quartus II9.0 环境下设计并实现一个基于 Cyclone II 系列的芯片的 FPGA 16 位的 CPU 模型机,该模型机能够实现加减算术运

算、与或非逻辑运算以及算术左右移运算<sup>[3]</sup>,以期对相关研究提供参考.

## 1 指令集设计

在“计算机组成原理课程设计”实验教学中,指令集的设计是 16 位 CPU 模型机设计的基础,设计需要反映计算机体系结构的主要特征,并充分体现计算机系统内部组成和工作原理.

### 1.1 指令类型和功能

指令设计参照 MIPS 处理器的指令集<sup>[4]</sup>. 指令类型有 R 型指令、I 型指令和 J 型指令 3 种. 所有指令都是从内存存储器中取出,然后送到指令寄存器中进行运算,运算结果再送回内存中. 而数据寻址方式采用基址加变址的寻址方式,该寻址方式是把一个基址寄存器的内容,加上变址寄存器的内容,

收稿日期: 2019 - 05 - 10

作者简介: 王玉见 (1975—), 男, 云南陆良人, 副教授, 主要从事无线传感器网络定位研究.

并以一个段寄存器作为地址基准和操作数的地址，它非常适合 CPU 的结构<sup>[5]</sup>，其具体的数据通过偏移量来进行选择。本文设计的 CPU 模型机是 16 位，设有 16 个寄存器，用于寄存数据运算，其中 R0 至 R3 以及 R13 和 R14 为通用寄存器，R4 至 R7 为指针和变址寄存器，R8 至 R12 为段寄存器和指令指针，标志寄存器是 R15。

根据指令的功能，指令集可分成以下 5 种类型：

1) 算术逻辑运算指令。完成 2 个操作数的算术加、减和逻辑与或非、移位等运算；

2) 存储器访问指令。负责读写 RAM 存储器中的数据；

3) 数据转移指令。完成寄存器中的数据或者立即数与另外一个寄存器中的数据进行交换转移操作；

4) 分支跳转指令。判断分支条件，当条件分支的跳转能满足时，则跳转到目标地址运行，否则将按照顺序运行下一个地址指令；

5) 空操作指令。任何操作都不做。

1.2 指令格式

指令格式如表 1 所示。

表 1 指令格式

类型 (3 bit)	RS (4 bit)	RT (4 bit)	寻址方式 (2 bit)	功能 (3 bit)
------------	------------	------------	--------------	------------

为使硬件容易实现，便于采用新的技术，提高处理器的速度，CPU 指令格式要尽量简单规整，且应遵循优秀设计的权衡设计原则。因此，需要采用不同类型的指令格式来满足所有基本操作。按照指令的不同特点指令格式可分成下列 4

种形式：

- 1) 立即数寻址方式，见表 2；
- 2) 寄存器直接寻址方式，见表 3；
- 3) 寄存器间接寻址方式，见表 4；
- 4) 基址寻址方式，见表 5。

表 2 立即数寻址方式

类型 (3 bit)	RS (4 bit)	imm	00	功能 (3 bit)
------------	------------	-----	----	------------

表 3 寄存器直接寻址方式

类型 (3 bit)	RS (4 bit)	RT (4 bit)	01	功能 (3 bit)
------------	------------	------------	----	------------

表 4 寄存器间接寻址方式

类型 (3 bit)	[RS]	RT (4 bit)	10	功能 (3 bit)
------------	------	------------	----	------------

表 5 基址寻址方式

类型 (3 bit)	RS (4 bit)	0001 + imm	11	功能 (3 bit)
------------	------------	------------	----	------------

上述 4 种格式的操作码域是相同的，都采用 3 位占用了 16 位的高 8 位。第 1 种类型、第 2 种类型和第 4 种类型的目的寄存器 RS 是一样的，都占用了指令的 12~9 位，而第 3 种类型目的地址存的是寄存器的间接地址，也同样占用了指令的 12~9 位。对于 4 种类型的 8~5 位分别存的是立即数、源目的地址、寄存器的基址。4~3 是 2 位二进制编码用于存放寻址的类型。最后的 3 位（即 2~0 位）存放的则是功能。

1.3 操作数的寻址方式

所谓操作数寻址方式，就是形成操作数的有效地址（EA）的方法。本系统设计操作数的寻址方式支持 4 种寻址方式，分别是立即数寻址、寄存器直接寻址、寄存器间接寻址和基址寻址。因此针对不同类型和功能的指令分别进行编码设计，这样可便于设计人员在后期需要增加功能时，可以在操作码中直接增加类型和功能进行编码扩展，以及指令集的完善。

## 2 16 位 CPU 模型机的主要功能模块

中央处理器 CPU 包括算术逻辑运算部件、寄存器部件和控制部件。CPU 从存储器中读取指令, 写入指令寄存器, 并对指令进行译码, 发出各种操作控制信号, 从而完成一条指令的执行。

### 2.1 程序计数器模块设计

图 1 表示程序计数器模块的结构。图 1 中: PC-e 是 CPU 与操作系统的接口; output 是 16 位数据输出端口; reset 是控制端, 当 reset 为高电平时 PC-e 输入有效。该模块的功能为: 在时钟 clock 作用下, 当跳转和分支控制指令为低电平时, output 地址为 PC + 1。

### 2.2 指令寄存器模块设计

如图 2 为指令寄存器模块结构, 其中: IR\_in 为 16 位数据输入端口; IR\_e 为该模块的使能控制端口; clock 和 reset 分别为时钟和复位信号端口;

op 为输出端去选择类型功能。

### 2.3 算术逻辑运算单元模块设计

算术逻辑运算单元 (ALU) 模块是 CPU 中运算器的核心部件, 结构如图 3 所示, 其中: input1 和 input2 为 16 位操作数输入端口; choice 为 4 位的 ALU 操作码信号输入端口; result 为 16 位输出端口; psw 为标志寄存器输出端。ALU 模块的功能是, 在 choice 的控制下分别进行算术、逻辑及移位运算操作。

### 2.4 通用寄存器组设计

通用寄存器组模块 (REGS) 是 CPU 的通用数据集散中心, 其不仅为指令的执行提供操作数, 并存储运算处理结果, 还可以与主存进行数据交换。其结构如图 4 所示, 其中: reg\_s 和 reg\_t 为寄存器的输入端; reg\_datain 用来接收指令; Reg\_data1 和 Reg\_data2 为输出端, 与主存进行数据交换。




图1 程序计数器模块




图2 指令寄存器模块




图3 算术逻辑运算单元模块




图4 通用寄存器组模块

2.5 控制器模块

控制器的主要任务是对指令进行译码，产生完成每条指令功能所需的操作控制信号，如图 5 所示。通过 ALU\_op 对算术逻辑功能选择，ALUsp\_op 对数据进行保护，PC\_in 控制 PC，M\_addr 选择存入主存，ALU\_in1 和 ALU\_in2 选择结束或读下一个内存，Reg\_w 向 data1 中写入和向 data2 中写入，Reg\_in 选择寄存器，剩余信号量 PC\_e，IR\_e，PSW\_e，SP\_e 都为‘1’时有效，‘0’时无效，M\_r\_w 为‘1’时向内存写入数据，‘0’时从内存读出数据。

3 数据通路图

数据通路就是数据在被处理过程中依次经过各种器件的次序和方向，CPU 进行指令译码之后，根据操作码来进行指定的操作，比如取数据 -> 加

减法 -> 符号判断 -> 存储这样一套过程。

根据各指令功能，分别进行数据通路设计。首先设计指令存储器，用于存储指令。其次设计 PC，用于存放下一条指令的地址，待 PC 的内容可靠地送至地址寄存器后，PC 需要自动加 1，因此在设计 PC 时需要增设一个加法器。在进行算术逻辑运算时，输入的数据和运算的结果数据既可以选择通用寄存器，也可以选择存储器来保存，因此需要多路选择器。最后设计各部件的控制信号进行功能选择，如图 6 所示。其中：单元模块 IR 是指令寄存器；PC 是程序计数器；Reg 是寄存器；ALU 是算术逻辑单元；PSW 是标志寄存器，M 是主存，SP 是堆栈寄存器；MUX 是多路选择器。控制信号 ALU\_op，IR\_e，PC\_in 等用于对各部件进行功能控制，图 6 中所有控制信号为‘1’表示有效，为‘0’表示无效。




图5 控制器模块




图6 CPU模型机的数据通路

4 状态设计和优化

机器周期是计算机执行一条机器指令所用的时间。机器周期由取指周期和执行周期两部

分组成<sup>[6]</sup>。每条指令的取指周期都是相同的，取指周期需要 3 个节拍脉冲，下面以指令 MOV Rs, imm 为例，分析每个节拍的控​​制字，如表 6 所示。

表 6 MOV Rs, imm 指令

S0（取指令 1）	S1（取指令 2）	S2（译码）	S3（取立即数）	S4（数据传送）
Maddr <- PC	IR <- Mdataout	译码	Maddr <- PC	Rs <- Mdataout
	PC <- PC + 1			PC <- PC + 1
M_addr = “001”	IR_e = ‘1’	PC_e = ‘0’	M_addr = “001”	Reg_in = “001”
	PC_e = ‘1’	IR_e = ‘0’	M_r_w = ‘0’	Reg_w = “01”
	PC_in = “01”			PC_e = ‘1’
	M_r_w = ‘0’			PC_in = “01”
				M_r_w = ‘0’

状态转换如图 7 所示. 在表 7 中从 S0 开始在 PC 的控制下取出第 1 条指令存入内存第 1 个单元中, 此时 M\_addr = “001”. 当 IR\_e = ‘1’, PC\_e = ‘1’, PC\_in = “01”, M\_r\_w = ‘0’ 时, 跳转到 S1 状态把指令传给指令寄存器, 而 PC 开始取下一条指令. 当 PC\_e = ‘0’, IR\_e = ‘0’ 时, 跳转到 S2 状态指令寄存器开始译码. 当 M\_addr = “001”, M\_r\_w = ‘0’ 时, 跳转到 S3 状态采用立即数寻址方式. Reg\_in = “001”, Reg\_w = “01”, PC\_e = ‘1’, PC\_in = “01”, M\_r\_w = ‘0’ 时, 跳转到 S4 状态执行 MOV 数据传送功能, PC 加 1 取下一条指令.

S0-S1-S2-S3-S4 这一系列状态是执行立即数寻址的数据传送功能, S0-S1-S2-S5 执行寄存器直接寻址的数据传送功能, S0-S1-S2-S3-S15 执行立即数和寄存器的算术逻辑运算功能, S0-S1-S2-S6-S7 执行寄存器间接寻址的数据传送功能, S0-S1-S2-S6-S16 执行寄存器间接寻址的加减运算功能, S0-S1-S2-S8-S9 执行基址寻址的数据传送功能, S0-S1-S2-S10-S9 执行入栈操作, S0-S1-S2-S11-S12 执行出栈操作, S0-S1-S2-S13-S14 执行寄存器与寄存器的算术逻辑运算功能, S0-S1-S2-S13-S17-S14 执行寄存器直接寻址的乘除运算功能, S0-S1-S2-S13-S18 执行一系列的跳转功能.




图7 状态转换

## 5 测试与系统仿真

为了对 CPU 数据通路运行状况进行验证, 编写了如表 7 所示的测试程序, 测试程序代码与数据通过编辑 Ipm\_ram\_dq0 配置文件 ram.mif, 内容如图 8 所示. 将 ram.mif 和实验电路工程文件 CPU.bdf 保存在同一个目录中, 经过编译后, 得到下载文件 CPU.sof.

在 Quartus II9.0 的环境下, 设计波形激励文件, 进行波形仿真<sup>[7]</sup>, 仿真结果如图 9 所示. 从仿真结果看, 达到了预期的设计要求.

表 7 测试程序

序号	机器码	助记符	说明
1	6000	MOV R0, imm	将立即数传入寄存器 R0, R0 = 4 567
2	6810	MOV R1, R0	寄存器 R0 传入寄存器 R1, R1 = 4 567
3	7001	MOV R0, (R1)	寄存器 R1 的地址传入寄存器 R0, R0 = 10
4	2801	ADD R0, R1	R0 和 R1 相加传入寄存器 R0, R0 = 4 577
5	2A01	SUB R0, R1	R0 减 R1 传入 R0, R0 = 4 567

Addr	+0	+1	+2	+3	+4	+5	+6	+7
00	5000	0010	6810	7001	2801	2A01	0000	0000
08	0000	0000	0000	0000	0000	0000	0000	0000
10	4567	0000	0000	0000	0000	0000	0000	0000
18	0000	0000	0000	0000	0000	0000	0000	0000
20	0000	0000	0000	0000	0000	0000	0000	0000
28	0000	0000	0000	0000	0000	0000	0000	0000
30	0000	0000	0000	0000	0000	0000	0000	0000
38	0000	0000	0000	0000	0000	0000	0000	0000
40	0000	0000	0000	0000	0000	0000	0000	0000
48	0000	0000	0000	0000	0000	0000	0000	0000
50	0000	0000	0000	0000	0000	0000	0000	0000
58	0000	0000	0000	0000	0000	0000	0000	0000
60	0000	0000	0000	0000	0000	0000	0000	0000
68	0000	0000	0000	0000	0000	0000	0000	0000
70	0000	0000	0000	0000	0000	0000	0000	0000
78	0000	0000	0000	0000	0000	0000	0000	0000

图8 片内ram初始化




图9 测试程序波形仿真结果

## 6 结语

本文探索了一种基于 VHDL 语言的 16 位 CPU 模型机的设计方案, 仿真结果表明, 本方案所设计的 CPU 结构简洁<sup>[8]</sup>, 且基本的算术和逻辑运算、数据传送、转移指令、移位运算、停机类指令等功能均能实现, 同时可根据需要对指令格式和指令系统进行个性化定义<sup>[9]</sup>, 优化了计算机整机实训设计, 为学生提供了一个方便灵活的数字逻辑系统设计平台.

(下转第 107 页)

- 2012, 45 (3): 279–287.
- [9] GAO Y, XUE J, LI XY, et al. Metformin regulates osteoblast and adipocyte differentiation of rat mesenchymal stem cells [J]. J Pharm Pharmacol, 2008, 60 (12): 1695–1700.
- [10] 张海波, 梁伟之, 高莺, 等. 二甲双胍对骨向分化骨髓基质细胞增殖和分化的影响 [J]. 医学研究杂志, 2011, 40 (10): 131–133.
- [11] 张海波, 张绍军, 高莺, 等. 二甲双胍对脂向分化间充质干细胞的影响 [J]. 医学研究杂志, 2009, 38 (12): 55–57.
- [12] WANG P, MA T, GUO D, et al. Metformin induces osteoblastic differentiation of human induced pluripotent stem cell-derived mesenchymal stem cells [J]. J Tissue Eng Regen Med, 2018, 12 (2): 437–446.
- [13] GU Q L, GU Y Z, YANG H L, et al. Metformin enhances osteogenesis and suppresses adipogenesis of human chorionic villous mesenchymal stem cells [J]. Tohoku J Exp Med, 2017, 241 (1): 13–19.
- [14] CORTIZO A M, SEDLINSKY C, MCCARTHY A D, et al. Osteogenic actions of the anti-diabetic drug metformin on osteoblasts in culture [J]. Eur J Pharmacol, 2006, 536 (2): 38–46.
- [15] 吕娇, 刘洪臣, 鄂玲玲, 等. 盐酸二甲双胍对大鼠下颌骨成骨细胞增殖、分化及矿化功能的影响 [J]. 中华老年口腔医学杂志, 2008, 6 (1): 47–50.
- [16] DUCY P, STARBUCK M, PRIEMEL M, et al. A cbfa 1-dependent genetic pathway controls bone formation beyond embryonic development [J]. Genes Dev, 1999, 13 (8): 1025–1036.
- [17] 王石颖, 闫素梅. 碱性磷酸酶在动物骨骼代谢中的研究进展 [J]. 饲料博览, 2009 (4): 14–16.
- [18] ROSEN E D, HSU C H, WANG X Z, et al. C/EBP $\alpha$  induces adipogenesis through PPAR $\gamma$ : a unified pathway [J]. Gene Dev, 2002, 16 (1): 22–26.
- [19] YASUDA H, SHIMA N, NAKAGAWA N, et al. Osteoclast differentiation factor is a ligand for osteoprotegerin/osteoclastogenesis-inhibitory factor and is identical to TRANCE/RANKL [J]. Proc Natl Acad Sci USA, 1998, 95 (7): 3597–3602.
- [20] TEITELBAUM S L. Bone resorption by osteoclasts [J]. Science, 2000, 289: 1504–1508.
- [21] KANAZAWA I, YAMAGUCHI T, YANO S, et al. Adiponectin and AMP kinase activator stimulate proliferation, differentiation, and mineralization of osteoblastic MC3T3-E1 cells [J]. BMC Cell Biol, 2007, 51 (8): 1–12.
- [22] KANAZAWA I, YAMAGUCHI T, YANO S, et al. Metformin enhances the differentiation and mineralization of osteoblastic MC3T3-E1 cells via AMP kinase activation as well as eNOS and BMP-2 expression [J]. Biochem Bioph Res Co, 2008, 375 (3): 414–419.

(上接第 103 页)

16 位单周期 CPU 模型机的设计和实现能够在学生的实训中起到示范的作用, 为进一步设计更加复杂的指令系统, 扩充 CPU 功能, 扩展内存容量, 以及下一步的流水、多周期 CPU 模型机系统等设计奠定了基础, 并对应用前景广阔的基于 FPGA 的系统设计进行了有意义的探索.

#### [参考文献]

- [1] 孙航. Xilinx 可编程逻辑器件的高级应用与设计技巧 [M]. 北京: 电子工业出版社, 2004.
- [2] 潘松, 黄继业, 潘明. EDA 技术实用教程 [M]. 北京: 科学出版社出版, 2010.
- [3] 张胜, 李方云, 曹家庆. 基于 VHDL 的简易 16 位模型机设计与实现 [J]. 教育教学论坛, 2018 (13): 275–278.
- [4] MIPS Technologies. MIPS32tmarchitecture for programmers: volume II set [EB/OL]. [2019–01–25]. <https://www.docin.com/p-337395071.html>.
- [5] 卜艳萍, 周伟. 汇编语言程序设计教程 [M]. 4 版. 北京: 清华大学出版社, 2016.
- [6] 王忠民, 王钰, 王晓婕. 微型计算机原理 [M]. 2 版. 西安: 西安电子科技大学出版社, 2007.
- [7] 杨晓明, 李永红, 晋玉剑, 等. 基于 CPLD 的 PIC32 单片机大容量存储系统设计 [J]. 2011, 35 (15): 78–80.
- [8] 汤书森, 马义德. 现代计算机组成原理课程特点与实验教学新模式探索 [J]. 高等理科教育, 2012 (1): 146–149.
- [9] 方恺晴, 张洪杰, 方红. 关于提升“计算机组成原理实验”课程教学质量的探讨 [J]. 实验室研究与探索, 2008, 27 (3): 97–100.